你好，互联网的朋友们，今天我们在2026年Hot Chips大会上！我们与IBM一起讨论他们刚刚发布的双ISA z/架构和ARM设计，采访了核心设计团队负责人Christian Zoellin和系统开发CTO Christian Jacobi！希望你们喜欢！下面的采访记录经过简化和可读性编辑。George Cozma：大家好，互联网的朋友们。我们在斯坦福大学参加2026年Hot Chips会议。今年第一场Hot Chips演讲来自IBM，谈到了他们的下一代z/Architecture，以及他们在此过程中做的一些非常酷的事情，我们会在稍后讨论。但我这里有两位IBM的朋友。如果你们愿意，可以自我介绍。Christian Jacobi：嘿，我是Christian Jacobi。我是IBM的研究员，负责系统开发的首席技术官。Christian Zoellin：我叫Christian Zoellin。我是一名杰出工程师，是本代产品核心设计团队的负责人。George Cozma：太棒了。那么z非常酷的地方是什么——为了这次谈话，我称之为z18，但实际上是下一代z？Christian Zoellin：它同时支持z/Architecture指令集和Arm指令集。George Cozma：我记得我们上次看到类似的东西，应该是原始的Itanium。你们做的事情有些不同。你们实际上是将解码器集成到核心中。告诉我一下，解码器是作为一个单元具有多种模式，还是两个独立的解码器？Christian Zoellin：这是一个解码流水线。从这里开始。解码流水线的大部分细节在这两种指令集架构之间是共享的。但实际从z/Architecture的16到48位或Arm架构的32位指令进行解码的具体解码器是我们构建的独立解码器。George Cozma：好的，太棒了。现在，对我来说真正有趣的是z是一个大端ISA，这意味着最重要的字节在前，最不重要的字节在后，抱歉。但是Arm是小端，或者说实际上是双端，但有一个小端模式。你们是如何处理这种端序转换的？Christian Zoellin：在加载-存储单元中，数据缓存基本上是以字为单位组织的，但我们支持在任何字节边界进行非对齐访问。因此在这里有一个结构，将这些缓存中的字访问转换为加载指令请求的实际字。在这个过程中，我们只需添加所有交换以支持大端与小端。George Cozma：好的。所以不需要实现什么软件；硬件会自动完成吗？Christian Zoellin：正确。George Cozma：太好了。说到加载和存储单元，z有一种被称为强排序的特性，而Arm则是弱排序。这意味着实现起来很简单，但这是否意味着所有离开核心的加载和存储指令都是强排序的？Christian Zoellin：正确。它们始终是强排序的。我们有很多基础设施来跨这些排序边界进行猜测，因此对我们来说，从性能的角度来看，我们有全部硬件高效快速地完成此操作。所以我们简单地重复使用该硬件，保持强排序。事实上，在Arm架构中有一个强制强排序的特性，而对我们来说，这位基本上没有作用。George Cozma：我相信这是TSO，对吗？Christian Zoellin：正确。George Cozma：是的，所以你们实际上自动具备TSO。那么，接下来这个额外的区域/额外的晶体管使用量是多少？很多吗，还是不多？Christian Zoellin：这绝对不是很多。但我们已经谈到了解码器，它们是独立的解码器；其中肯定涉及一些晶体管。还有某些我们添加的功能，z/Architecture中没有，但我们必须实现。例如，BF16和FP16浮点格式，我们还添加了新的数据流，这些是额外的晶体管。但如果你看看整体平面布局，这些东西相较于我们庞大的BTB分支预测结构或大型指令和数据缓存都是非常小的点。George Cozma：那么，关于可共享和重复使用的结构，实际上有多少结构是被重复使用的？我想大部分是，对吗？Christian Zoellin：特别是所有那些大的结构。那是关键。翻译查找缓冲器、缓存、GPRs和向量寄存器的物理寄存器文件，所有这些都是完全相同的，原样使用。George Cozma：酷。那么，关于商业案例，为什么你们决定在z中添加Arm？Christian Jacobi：Arm软件生态系统在过去十年中迅速发展，主要得益于超大规模企业在其数据中心部署Arm，对我们来说，这是一个巨大的机会……