硬件 · 进行中 一款由4,051个独立晶体管重建的MOS 6502 CPU——没有芯片，没有FPGA——布置方式使电路板重新呈现原始硅芯片，逐个晶体管。 4,051个晶体管 5,421个组件 291×322毫米 6层铜层 这是什么 6502，拆解出来了 MOS 6502为苹果II、康柏64、任天堂娱乐系统（NES）和BBC Micro提供动力。其包装内大约有3,500个晶体管，位于一片指甲大小的硅片上。这个项目采用该电路，并从你可以看到的零件中重建：每个晶体管都变成一个单独的SOT-323封装，焊接到一张A4纸大小的电路板上。这个项目不是一个仿真，也不是一个模拟。逻辑是真正的东西——同样动态的NMOS电路，运行相同的指令，只是大几千倍，慢几百倍。 电路板的芯片 ← 移动 → 同一物体的两次展示：这块电路板（左）和一款真实6502的硅芯片（右）。根据电路板自己的芯片坐标转换注册——这些块排成一线，因为零件被放置在硅片规定的位置上。 芯片层来自visual6502，由2009年一款MOS 6502修订版拍摄；该项目的数据为CC BY-NC-SA。 布局 电路板就是芯片 每个晶体管都按照其替换品的坐标放置，基于真实去壳6502的照片放大制作。布置没有任何装饰——条纹、聚类和空通道都是该芯片自身的布局图，因为零件被告知要放置在硅片定义的地方。正面仅包含晶体管和LED，因此纹理清晰可读。每个电阻器和电容器都位于背面。 细节：单个SOT-323封装——密度变化是芯片自身的，而不是设计师的。 解码PLA 指令解码器——位于上三分之一的密集规则条纹。其输入线驱动的晶体管栅极最多可以达到71个。 数据路径 寄存器和算术逻辑单元（ALU），在底部的有序列中。位通道水平运行，正如它们在硅片上一样。 绑定垫 在芯片真实的绑定垫位置有36个金垫，尺寸为11.6毫米见方，并为鳄梨夹钻孔。标记为经典的DIP-40引脚名称。 55个LED 每个寄存器位之一 — A、X、Y、堆栈指针、程序计数器的两个部分和7个状态标志 — 因此CPU的状态在运行时可见。 如何工作 忠实，不是现代化 这个项目的简单版本把6502转换为现代静态逻辑并宣告完成。但这一个不是。它保留了原始的动态NMOS设计，其中数据作为电荷存储在电线的自身电容上，并必须在时钟之前刷新，否则会泄漏。 上拉，而不是耗尽负载 原来的耗尽模式负载晶体管没有离散等效，因此1,023个10 kΩ的电阻器取而代之——这也是几乎所有功率的去处。 通过门，双重 778个晶体管可以在两个方向上传递信号，这在一个3端部件中是不可能的。每个成为背对背的一对——1,556个晶体管完成778个晶体管的工作。 启动技巧 一个通道应失去一个阈值电压。但没有：时钟边缘通过门耦合，并将存储的'1'推高于电源轨。验证使用厂家自己的模型在SPICE中进行。 诚实地说速度 大约10–20 kHz，相对于真实芯片的1 MHz。通过一个10 kΩ电阻器驱动71个门需要微秒。慢是要点——你可以看到它的思考。 方法 没有什么是手工绘制的 在5,421个组件和8,421个连接的情况下，手工绘制电路图不可行——这是不可能的。每个阶段都是一个脚本，因此整个电路板可以通过一次命令从源数据中重新生成。从真实芯片开始。 visual6502项目拍摄并描摹了实际6502芯片，将其转化为晶体管级网络列表。那是真相——不是数据手册，也不是重新实现。 转换它。 合并冗余的并联晶体管，将双向通道扩展为成对的，将上拉标记变为电阻器，添加LED接头和保护。 根据芯片坐标放置。 每个部分被放置在其晶体管在硅片上坐落的位置，之后仅在碰撞要求的情况下轻推——中位数为1.5毫米。 布线。 现成的自动布线工具放弃了（有一个在十小时内管理了8,500个连接中的700个）。一个为减少拥堵而专门设计的路由器完成了所有8,421个连接，分四个路由层。 证明它。 在订购任何东西之前，经过四次独立检查，从逻辑到铜。 验证 四个门，全部绿色 这样的电路板不能通过事后检查来调试，因此在制作之前就确定正确性，并在每次更改时重新检查。 检查结果 通过电路级仿真与原始网络列表对比，跟踪完全相同 电路板与生成的网络列表匹配 0个错误 独立铜连接检查 0个断网 制造商设计规则检查 0个电气违规等效性测试运行真实代码。