摘要量子错误纠正（QEC）可能是实现量子计算全部潜力所必需的，但它带来了令人畏惧的硬件开销，并且对物理量子比特的门错误要求很低1，2，3，4。通过工程设计具有强错误层次的量子比特，可以减轻这些要求，在这种层次中，最常见的噪声通道也是最易纠正的。当可检测的计算子空间外泄漏错误比残余的保利错误5，6，7，8，9，10，11占主导时，擦除量子比特可以实现这一点，导致更高的阈值和更好的代码距离缩放5，12，13。在实践中，这些优点只有在尽可能保持错误层次的情况下才能实现。这里我们为双轨腔量子比特设计并实现了一个二量子比特纠缠门，这是一种通过一对超导微波腔编码的擦除量子比特7。我们的实验演示证实在该门期间，错误层次基本得以保持。该门速度快（约500 ns持续时间），并显示出每个门约0.5%的低擦除率，保利误差保持在0.1%以下，并且对去相干错误有强偏倚，其中位翻转几乎不存在在10−6级别。这些结果使我们能更快地走向能够快速抑制错误的纠错系统；这一说法我们通过详细的表面代码模拟进行了支持。主 要从如今的NISQ机器14时代过渡到有效量子错误纠正（QEC）时代，物理量子比特及其基本操作的性能必须显著提高。放宽QEC要求的一个有用方法是工程设计具有结构化噪声的量子比特，在这种情况下，某些类型的错误比其他类型发生得更频繁，并相应地调整QEC方案以利用这种噪声。当错误结构在所有门和测量过程中尽可能保留时，这一策略效果最佳。稳定的猫量子比特是这一模型的一个例子15，16，17，18，19，20，在这种情况下，相对相位翻转的位翻转可以被大大抑制，从而允许我们通过重复18或薄矩形表面代码8，21，22，23，24连接这些物理量子比特，从而显著提高QEC编码速率。实现该模型的第二种方法是通过擦除量子比特，在这种情况下，大多数错误可以在硬件级别被检测到10。重置这些故障的量子比特后，结果错误通道类似于在已知时空位置的保利错误——一种擦除错误。QEC代码通常对擦除更具容忍性，并且在给定代码距离下，通常可以纠正的擦除数量是保利错误的两倍5。它们还具有更高的阈值，如表面代码所示，对于现象学擦除噪声，阈值接近25%12，13。擦除量子比特通常通过检测使我们离开计算子空间的损失事件来实现。对于双轨量子比特，例如那些在光子25，26，27，28或超导平台上的量子比特，损失一个光子或激发使我们进入真空态。在其他平台上，例如中性原子或被捕获的离子，可以检测到泄漏到非计算状态或原子从陷阱中丢失，并将其转换为擦除10，29，30，并具有相似的好处9，31。在超导电路平台上，双轨量子比特可以通过成对的超导量子比特实现6，32，33，34或微波腔7，35，36。当处于静止状态时，双轨腔量子比特展现出强烈的错误层次，使其成为一种有前景的擦除量子比特。在这一层次中，相对于相位翻转，擦除占主导地位，比例为5-10，而剩余的位翻转则极为罕见。到目前为止，超导双轨腔量子比特展示了快速、高保真度的单量子比特门37，38，良好的状态准备和测量（SPAM）36，以及高效、非破坏性的擦除检测39，40。然而，一个至关重要的缺失因素是两个双轨量子比特之间的纠缠操作，该操作必须同时具有低错误率并保持有利的错误层次。在这里，我们提出并实验演示了一种满足双轨腔量子比特所需的控制Z（CZ）操作。我们所谓的“交换-等待-交换”（SWS）门使用高保真度的参数操作来暂时从一个包含双轨“控制”量子比特的腔中交换一个激发到连接两个双轨量子比特的超导量子比特耦合器，类似于文献41中的方案。通过暂时填充耦合器，我们能够利用耦合器与另一个（“目标”）双轨量子比特的腔之间的强（MHz级）色散位移。将激发重新交换回控制腔完成了该门，使我们能够在约500 ns内实现一个CZ纠缠门。