图片来源，IBM图片说明，IBM的新型亚1纳米芯片在指甲大小的表面上挤压了近1000亿个晶体管。技术编辑IBM发布了一个新的芯片设计，称其可能使制造商能够在指甲大小的硅芯片上装入1000亿个晶体管。 当前行业标准芯片的尺寸，单位是纳米，即十亿分之一米，大小为几个原子，约为2纳米（nm）。但IBM声称其新的芯片技术相当于约0.7纳米，这可能使其成为世界上第一种已知的低于1纳米的芯片技术。然而，这项芯片技术离投入生产还需要数年时间。该公司声称在测试中，其原型的性能比其2纳米芯片高出50%，且能耗效率高出70%。在2021年首次推出2纳米芯片技术时，它声称其测试的数据表明，这些稍大的芯片在性能和能效方面都有类似的提高。IBM研究所董事兼IBM院士Jay Gambetta称NanoStack技术是一项“里程碑式的时刻”，对芯片的未来至关重要。他表示：“通过我们的新NanoStack架构，我们不仅仅是在制造更小的晶体管，而是在重新发明芯片的构建方式，以提供显著更多的功率和能效。” 力量的密集 核心数字的芯片建块是晶体管 - 为世界电子产品提供计算能力，包括智能手机、游戏机和笔记本电脑。它们对于数据中心中的强大计算机也变得至关重要，处理从流媒体到在线银行的各种日常数字活动，并推动生成式人工智能的蓬勃发展。制造商能够在芯片上挤入的晶体管越多，芯片就越强大，因此设备能够做更多事情。同时，设计师努力将芯片本身做得越来越小。几十年来，可以放在芯片上的晶体管的数量每两年翻一番：这是一个被称为摩尔定律的现象。但在一些芯片上已经有数十亿个晶体管，维持这种增长变得越来越困难，专家普遍认为这种增长速度无法无限期持续。为了尝试延长这种增长，芯片设计师在过去一段时间内一直专注于3D替代品，基本上通过改变晶体管的形状使它们更高来实现，而不是试图水平上挤入更多晶体管。IBM的方法是将一层层的晶体管叠放在一起。萨里大学的计算机科学教授艾伦·伍德沃德将其比作在一个城市中建造一栋大公寓楼，而不是房子。“IBM的NanoStack就像是在提议建造一座100层的摩天大楼，”他说，并补充说， 他认为该公司的竞争对手，如三星和英特尔，其3D芯片工艺更接近30-50层的建筑。 3D芯片设计师面临的挑战包括热量：晶体管在工作时可能会变热，而热量会上升。此外，当它们之间的层太薄时，有时会导致它们无法在应该关闭时关闭，从而停止芯片的工作。“我认为公平地说，IBM的提议是最雄心勃勃的，”伍德沃德教授说。